CL是CASLatency的縮寫,,一般翻譯成CAS潛伏時間,,是在北橋(Intel)/CPU(AMD最近的CPU)讀取內存數據時的一個參數,這個參數對于內存的性能有比較大的影響,。 CAS是內存信號中的一個信號,,讀取內存的具體過程是這樣的:有行(RAS#)列(CAS#)兩條信號,類似于我們的方格紙的行和列,,要讀取內存數據時,,RAS#信號拉低,內存地址線上的地址就是行地址,,相當于我們確定了方格紙上的行,,幾個時鐘周期后CAS#信號拉低,內存地址線上的地址就是列地址,,相當于確定了方格紙上的列,,這樣就能確定讀取方格紙上那個格的數據,再過幾個時鐘周期(CL),,開始讀取內存相應地址的數據,。 這樣說來CL就是CAS#到開始讀取內存數據的時鐘數,對于同一種時鐘速度的內存(比如都是DDR333),,大致CL越小,,速度越快,但是對于不同時鐘速度的內存(比如DDR333與DDR400),,沒有可比性,。 可惜不能貼圖,不然能很直觀的看出來,。 數據輸出(讀) 在選定列地址后,,就已經確定了具體的存儲單元,剩下的事情就是數據通過數據I/O通道(DQ)輸出到內存總線上了,。但是在CAS發(fā)出之后,,仍要經過一定的時間才能有數據輸出,從CAS與讀取命令發(fā)出到第一筆數據輸出的這段時間,,被定義為CL(CASLatency,,CAS潛伏期)。由于CL只在讀取時出現(xiàn),,所以CL又被稱為讀取潛伏期(RL,,ReadLatency)。CL的單位與tRCD一樣,,為時鐘周期數,,具體耗時由時鐘頻率決定。 不過,CAS并不是在經過CL周期之后才送達存儲單元,。實際上CAS與RAS一樣是瞬間到達的,,但CAS的響應時間要更快一些。為什么呢,?假設芯片位寬為n個bit,,列數為c,那么一個行地址要選通n×c個存儲體,,而一個列地址只需選通n個存儲體,。但存儲體中晶體管的反應時間仍會造成數據不可能與CAS在同一上升沿觸發(fā),,肯定要延后至少一個時鐘周期,。 CL的數值不能超出芯片的設計規(guī)范,否則會導致內存的不穩(wěn)定,,甚至開不了機(超頻的玩家應該有體會),,而且它也不能在數據讀取前臨時更改。CL周期在開機初始化過程中的MRS階段進行設置,,在BIOS中一般都允許用戶對其調整,,然后BIOS控制北橋芯片在開機時通過A4-A6地址線對MR中CL寄存器的信息進行更改 |
上一篇:cnc車間組長怎么開早會? | 下一篇:ISO質量標準是怎么樣的,? |
江南造船廠在哪里,? |
2024-03-12
|
查看詳情 >> |
光租服務與干租服務的區(qū)別? |
2024-03-12
|
查看詳情 >> |
中國三大造船廠是誰? |
2024-03-12
|
查看詳情 >> |